Nova tecnologia de chips elimina saliências de solda

Eletrnica

Redação do Site Inovação Tecnológica – 27/06/2025

Sem salincias de solda

Uma nova tecnologia de fornecimento de energia para chips integrados em 3D promete ajudar a indstria a atender s demandas de aplicativos de computao de alto desempenho, que exigem alta largura de banda de memria, baixo consumo de energia e a quase supresso do rudo induzido pela fonte de alimentao.

A abordagem tradicional de integrao, conhecida como sistema em pacote (SiP: system-in-package), na qual chips semicondutores so dispostos em um plano bidimensional (2D), presos pelas tradicionais salincias de solda, apresentam entraves miniaturizao. Por isso, uma equipe do Instituto de Cincia de Tquio, no Japo, criou um conceito inovador de integrao de chips 2,5D/3D, que eles batizaram de BBCube, um acrnimo para “cubo de construo sem salincias”.

essencialmente uma nova arquitetura de computao tridimensional empilhada, composta por unidades de processamento ou grficas (xPUs) posicionadas diretamente acima das clulas DRAM (memria dinmica de acesso aleatrio). um salto em termos de utilizao prtica em relao tcnica de integrar processador e memria em 3D, apresentada pela equipe h cerca de dois anos. Mas, para empilhar tudo, a equipe precisou desenvolver tecnologias-chave, envolvendo tcnicas de colagem precisas e de alta velocidade, alm de uma nova tecnologia adesiva.

Tudo comea com um processo de chip sobre pastilha em uma configurao invertida, com a face para baixo, para contornar as limitaes do uso das interconexes de solda, que resultam nas salincias. Utilizando tecnologia de jato de tinta e um mtodo de revestimento adesivo seletivo, a equipe conseguiu fazer uma colagem sequencial de diferentes tamanhos de chip em uma pastilha de 300 mm de dimetro, com um espaamento muito estreito (10 micrmetros) e um tempo mnimo de carregamento de montagem (menos de 10 milissegundos).

“Mais de 30.000 chips de vrios tamanhos foram fabricados na pastilha, alcanando uma alta velocidade de colagem sem nenhuma falha de descolamento do chip,” disse Norio Chujo, um dos idealizadores da tcnica.

Energia e rudo trmico

Para alcanar essa preciso e velocidade, a equipe precisou lidar com questes de estabilidade termal, que podem afetar o empilhamento multinvel de pastilhas ultrafinas. Para isso, eles desenvolveram um novo material adesivo multifuncional, chamado “DPAS300”. Composto por uma estrutura hbrida orgnico-inorgnica, o novo adesivo demonstrou fortes adesividade e resistncia ao calor durante os testes experimentais.

Por fim, para alcanar alta largura de banda de memria e melhorar a integridade de energia, os cientistas empregaram uma arquitetura 3D do tipo xPU-sobre-DRAM, reforada por uma nova rede de distribuio de energia. Isso incluiu a incorporao de capacitores entre a xPU e a DRAM, a implementao de camadas de redistribuio na pastilha e a colocao de vias de silcio nas pistas da pastilha e nas linhas de marcao da DRAM.

Prxima gerao de chips

“Essas inovaes reduziram a energia necessria para a transmisso de dados de um quinto a um vigsimo da energia dos sistemas convencionais, alm de suprimir o rudo da fonte de alimentao para menos de 50 mV,” destacou Chujo.

Se adotada pela indstria, essa arquitetura de computao empilhada 3D tem potencial para transformar os computadores e outros dispositivos eletrnicos da prxima gerao.

Outras notcias sobre:

Mais tópicos